| 描述 | CABLE ISP FOR AT17 | 适用于相关产品 | AT17 系列 FPGA |
|---|---|---|---|
| 所含物品 | - | 相关产品 | AT17LV512A-10PU-ND - IC FPGA EEPROM 512K ALTERA 8PDIPAT17LV010A-10PU-ND - IC FPGA EEPROM 1M ALTERA 8-PDIPAT17LV002A-10CU-ND - IC FPGA EEPROM 2M ALTERA 8LAPAT17LV002-10TQU-ND - IC FPGA EEPROM 2M 10MHZ 44-TQFPAT17LV512-10CU-ND - IC SRL CONFIG EEPROM 512K 8-LAPAT17N512-10SI-ND - IC FPGA 512K CONFIG MEM 20SOICAT17N512-10SC-ND - IC FPGA 512K CONFIG MEM 20SOICAT17N512-10PI-ND - IC FPGA 512K CONFIG MEM 8DIPAT17N512-10PC-ND - IC FPGA 512K CONFIG MEM 8DIPAT17N256-10PI-ND - IC FPGA 256K CONFIG MEM 8DIP更多... |
t0数据寄存器件是否为空,即发送器是否接收新的数据 rjmp tx1 ；没有则继续等待 cpi zl,$18 ；加密后的64 bit数据是否全部发送完毕 brne tx ;没发送完毕则继续发送 (以上程序代码是整个仿真的程序框架，最主要的是对接口进行初始化和对发送和接收部分进行设置，以便进行串口的通信) 2.1.2器件编程与试验验证 1. 将下载电缆atdh2225的25针的一端从计算机的并行口接出，令一端10针扁平线插入atstk94实验板的j1插头上。下载电缆的标有红色的线和j1插头的第一脚连接（■标示）。 2. 因为要和计算机串口进行通信，因此要制作一个串口连接电缆，其九针连接电缆的连接关系如下图2-2。电缆一端连接在计算机的任意串口上，另一端连接在实验板上的uart0上。连接电缆只需要连接三根线，uart0的2端连接在fpslic的发送端，因此它和计算机的串口2端(接收数据端)相连。uart0的3端连接在fpslic的接收端，因此它和计算机的 ...
