| 描述 | IC TX CHANNEL LINK 21BIT 48TSSOP | 驱动器/接收器数 | - |
|---|---|---|---|
| 规程 | LVDS | 电源电压 | 4.5 V ~ 5.5 V |
| 安装类型 | 表面贴装 | 封装/外壳 | 48-TFSOP（0.240"，6.10mm 宽） |
| 供应商设备封装 | 48-TSSOP | 包装 | 管件 |
| 其它名称 | *DS90CR212MTD |
，则fifo中的数据通过lvds串化芯片，ttl信号数据被串化为lvds差分信号，然后发送到lvds总线上去，通过平衡电缆到达网闸可信端的安全板上。先进入lvds解串芯片，数据由lvds差分信号恢复为ttl信号，再送入fpga内部进行编码（基于异或操作的编码可以防止恶意代码在可信端服务器上执行），编码后通过pci总线进入网闸可信端服务器的软件平台进行安全决策、解码、会话生成等操作。 设计中选用了美国ns公司的lvds专用芯片，串化芯片ds90cr211mtd、ds90cr281mtd和解串芯片ds90cr212mtd、ds90cr282mtd。 530)this.width=530" border=0> 在串化器的一个时钟周期内，ds90cr211mtd可以将21位并行数据串化为3个通道的lvds数据流输出，同时，也将串化器的时钟进行串化处理，通过单独1个lvds通道输出，这样可以达到消除时钟偏斜的目的。本设计系统时钟频率为33.3mhz,同时作为串化器的时钟频率。这样，单个通道的lvds数据的理论传输速度可以达到：7bit×33.3mhz=233.1mbps；3个lvds通道的速度可以达到699. ...
