描述 | LVDS 接口集成电路 | 最大功率耗散 | 1025 mW |
---|---|---|---|
最大工作温度 | + 85 C | 封装 / 箱体 | SOIC-16 Narrow |
封装 | Tube | 最小工作温度 | - 40 C |
安装风格 | SMD/SMT | 传播延迟时间 | 3.3 ns |
工厂包装数量 | 48 | Supply Voltage - Max | 3.6 V |
Supply Voltage - Min | 3 V | 类型 | CMOS |
分对的端接、线长和间距等几个关键因素对lvds的高速传输进行探讨。 下面的仿真实例中,使用六层板,总厚度62.5 mil,差分微带线0.5 oz,线宽6 mil,线长12 in,间距6 mil,延迟1.755 ns,电源和地为l oz,电源平面和地平面分别离顶层和底层均为10 mil,介质为fr4,时钟频率200 mhz,并考虑边缘耦合,求得传输线特性阻抗91.6 ω,采用美国国家半导体的4路3 v差动式lvds线路驱动器ds90lv031atm和接收器ds90lv032atm,利用软件可得端接匹配电阻为124.5 ω。三种不同端接情况的差分信号有损传输的仿真结果如图2~图4所示(“△”为驱动端,“○”为接收端,图中只显示差分信号的其中一个,另一个与其极性相反)。 由仿真图中容易看出,端接匹配(124.5 ω)时性能良好,而在端接为传输线特性阻抗(91.6 ω)时,由于过阻尼所以表现为上升较缓,当端接这两倍传输线特性阻抗(183.2 ω)时,由于欠阻尼所以表现为过冲现象(包括上冲和下冲)。 这也证实了有些设计者在应用中要用一倍或两倍特性阻抗来进行端接的错误 ...
输速率可达1.5 gb/s。本文就差分对的端接、线长和间距等几个关键因素对lvds的高速传输进行探讨。 下面的仿真实例中,使用六层板,总厚度62.5 mil,差分微带线0.5 oz,线宽6 mil,线长12 in,间距6 mil,延迟1.755 ns,电源和地为l oz,电源平面和地平面分别离顶层和底层均为10 mil,介质为fr4,时钟频率200 mhz,并考虑边缘耦合,求得传输线特性阻抗91.6 ω,采用美国国家半导体的4路3 v差动式lvds线路驱动器ds90lv031atm和接收器ds90lv032atm,利用软件可得端接匹配电阻为124.5 ω。三种不同端接情况的差分信号有损传输的仿真结果如图2~图4所示(“△”为驱动端,“○”为接收端,图中只显示差分信号的其中一个,另一个与其极性相反)。 由仿真图中容易看出,端接匹配(124.5 ω)时性能良好,而在端接为传输线特性阻抗(91.6 ω)时,由于过阻尼所以表现为上升较缓,当端接这两倍传输线特性阻抗(183.2 ω)时,由于欠阻尼所以表现为过冲现象(包括上冲和下冲)。 这也证实了有些设计者在应用中要用一倍或两倍特性阻抗来进行端 ...