| 描述 | IC ACEX 1K FPGA 30K 144-TQFP | LAB/CLB数 | 216 |
|---|---|---|---|
| 逻辑元件/单元数 | 1728 | RAM 位总计 | 24576 |
| 输入/输出数 | 102 | 门数 | 119000 |
| 电源电压 | 2.375 V ~ 2.625 V | 安装类型 | 表面贴装 |
| 工作温度 | -40°C ~ 85°C | 封装/外壳 | 144-LQFP |
| 供应商设备封装 | 144-TQFP（20x20） | 其它名称 | 544-1068 |
在无线数传接收设备中，数据转存系统是实现数据接收存储的关键子系统。下面将详细介绍该系统的硬件实现及工作过程。2 数据转存系统基本构成及硬件实现 数据转存系统主要由fpga模块、dsp模块、usb2.0接口芯片构成，各个模块之间的相互关系如图2所示示。图中，4mb/s的串行数据输入信号sdi已由rs-422差分电平转换为cmos电平。为突出重点，不太重要的信号连线未在图中绘出。下面分别介绍这几个模块的主要功能。 2.1 fpga模块实现及春功能 fpga模块在altera公司acex系列的ep1k30ti144-2芯片中实现。其中主要的功能子模块有：位同步逻辑、帧同步逻辑、授时时钟和译码逻辑。位同步逻辑主要由数字锁相环构成，用于从串行数据输入信号sdi中恢复出位时钟信号。帧同步逻辑从位同步逻辑的输出信号提取帧同步脉冲。两者为dsp利用其同步串行口接收串行数据作好准备。这样，利用一对差分信号线就可以接收同步串行数据，简化了印制电路板的外部接口。授时时钟在dsp和gsp接收机的协助下生成精度为0.1ms的授时信息。译码逻辑用于实现系统互联。 2.2 dsp模块实现及其功能 dsp模块是数据转存系统的主控模 ...
