| 描述 | IC STRATIX FPGA 20K LE 780-FBGA | LAB/CLB数 | 1846 |
|---|---|---|---|
| 逻辑元件/单元数 | 18460 | RAM 位总计 | 1669248 |
| 输入/输出数 | 586 | 门数 | - |
| 电源电压 | 1.425 V ~ 1.575 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 780-BBGA |
| 供应商设备封装 | 780-FBGA（29x29） | 其它名称 | 544-1116 |
的矩阵累加。累加清零信号由时序控制器给出，当所有的快拍采样点运算都结束之后，数据缓存器输出累加结果(即协方差矩阵的运算结果)，同时控制器送出一个清零信号，清零121阶数据缓存器。 2 仿真结果 可编程逻辑设计有许多内在规律可循，其中一项就是面积和速度的平衡与互换原则。面积和速度是一对对立统一的矛盾体，要求一个设计同时具备设计面积最小，运行频率最高，这是不现实的。于是基于面积优先原则和速度优先原则，本文分别设计了协方差矩阵的串行处理方案和并行处理方案，并用altera＼stratix＼ep1s20f780c7进行板上调试。其调试结果表明，串行处理方案占用的资源是并行处理方案的1／4，但其运算速度却是后者的11倍。 2．1 串行处理方案仿真结果 如图5所示，clk为运算的总控制时钟；reset为复位控制信号，高电平有效；rd为读使能信号，低电平有效；wr为写使能信号，低电平有效；wr_clk为写时钟信号，上升沿触发；q_clk为读时钟信号，上升沿触发；ab_re(31：o)和ab_im(31：o)为乘法器输出的实部和虚部。q_t2为矩阵乘累加模块的同步时钟信号；clkll，state(3： ...
