| 描述 | IC CYCLONE II FPGA 70K 896-FBGA | LAB/CLB数 | 4276 |
|---|---|---|---|
| 逻辑元件/单元数 | 68416 | RAM 位总计 | 1152000 |
| 输入/输出数 | 622 | 门数 | - |
| 电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 896-BBGA |
| 供应商设备封装 | 896-FBGA（31x31） | 配用 | P0304-ND - DE2-70 CALL FOR ACADEMIC PRICING544-1703-ND - VIDEO KIT W/CYCLONE II EP2C70N544-1699-ND - DSP KIT W/CYCLONE II EPS2C70N |
| 其它名称 | 544-1410 |
广泛的应用。目前现有的文献大多致力于研究利用fft算法做有关信号处理、参数估计、f+ft蝶形运算单元与地址单元设计、不同算法的fft实现以及fft模型优化等方面。而fpga厂商altera公司和xilinx公司都研制了fft ip核，性能非常优越。在fft的硬件实现中，需要考虑的不仅仅是算法运算量，更重要的是算法的复杂性、规整性和模块化，而有关利用fft ip核实现fft算法却涉及不多。这里从altera ip核出发，建立了基4算法的512点fft工程，对不同参数设置造成的误差问题进行分析，并在ep2c70f896c8器件上进行基于quartus ii的综合仿真，得到利用fft ip核的fft算法高效实现，最后利用matlab进行的计算机仿真分析证明了工程结果的正确性。 1 算法原理 fft算法是基于离散傅里叶变换(dft)，如式(1)和式(2)： 求和运算的嵌套分解以及复数乘法的对称性得以实现。其中一类fft算法为库利一图基(cooley-tukey)基r按频率抽选(dif)法，将输入序列循环分解为n／r个长度为r的序列，并需要logr n级运算。算法的核心操作是蝶型运算，蝶型运算 ...
