| 描述 | IC CYCLONE III FPGA 16K 240PQFP | LAB/CLB数 | 963 |
|---|---|---|---|
| 逻辑元件/单元数 | 15408 | RAM 位总计 | 516096 |
| 输入/输出数 | 160 | 门数 | - |
| 电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 240-BFQFP |
| 供应商设备封装 | 240-PQFP（32x32） | 配用 | 544-2601-ND - KIT DEV CYCLONE III LS EP3CLS200P0037-ND - BOARD DEV/EDUCATION ALTERA DE0544-2411-ND - KIT DEV NIOS II CYCLONE III ED. |
| 其它名称 | 544-2458 |
end脉冲表示解码结束， 停止解码， 等待下一帧数据的到来。 4 设计实现与仿真验证 以上设计方案采用v er ilog hdl实现， 并在ncverilog中进行功能仿真。对解调器模块和解码器模块的仿真结果分别如下图6、图7、图8、图9所示。 图6 ask解调模块仿真结果——相位偏移为10° 图7 psk解调模块仿真结果 图8 fm 0解码模块仿真结果—— 解码正确 图9 m iller解码模块仿真结果——解码正确 本文还选用a ltera的ep3c16q240c8n fpga，根据具体应用开发了阅读器的基带处理电路板， fpga 中包括了嵌入式处理器软核n ios ii、基带处理接收端电路rtl和发送端电路rtl代码， 由该基带处理板与射频前端电路一起组成uhf rfid 阅读器的验证平台。通过该验证平台本文完成了基带处理接收端电路rtl设计的原型验证。 软件仿真结果表明， 解调器能在各种不同相位偏移情况下对接收到的ask 信号进行正确解调， 对频率偏移量处于快捕带内的psk 调制信号能够很快实现载波相位跟踪进而实现正确解调; 解码器能够对正确的fm ...
