供应EPF10K100EQC240-2 altera(altera,altera) datasheet 嵌入式

产品属性关于altera(altera,altera)

“EPF10K100EQC240-2”技术资料

基于FPGA的PCI接口设计
辑可以用第8个clk的上升沿来作为锁存器的锁存时钟，用lt_dxfrn作为锁存器的锁存使能信号(/latch enable)或存储单元的写使能信号(/write enable)。 4 应用设计实例及注意事项笔者已经成功地将pci_t32用于一个compact pci的target控制模块中。在这个模块中，主设备master通过pci_t32来读写64个32bit控制寄存器，再由这些寄存器组去控制外部设备。在本系统的fpga里，还有仲裁器等其它逻辑，pci时钟是33mhz，芯片选用的是epf10k100eqc240-2。系统逻辑设计的框架如图4所示。在寄存器组里还有一些简单的选通、三态控制等逻辑，此略。l_adro 6 0 译码选择寄存器组里的目标寄存器。当/we有效时，l_dato 31 0 上是pci_t32输出的有效数据；当/oe有效时，寄存器组必须将要输出的数据放到l_adi 31 0 总线上。在使用pci_t32时，还有一些值得注意的地方，如下所述：1 用户逻辑的时钟(本系统的寄存器组的时钟clk)与进入pci_t32的时钟必须是同一个时钟，并且在定义管脚时应选用全局时钟线 ...