描述 | IC FLEX 10K FPGA 10K 144-TQFP | LAB/CLB数 | 72 |
---|---|---|---|
逻辑元件/单元数 | 576 | RAM 位总计 | 6144 |
输入/输出数 | 102 | 门数 | 31000 |
电源电压 | 4.75 V ~ 5.25 V | 安装类型 | 表面贴装 |
工作温度 | 0°C ~ 85°C | 封装/外壳 | 144-LQFP |
供应商设备封装 | 144-TQFP(20x20) | 其它名称 | 544-2201 |
出累加相位addb[11..0]作为调频信号查找表的地址,波形数据qb[11..0]经外部dac转换和低通滤波得到调频信号波形。其中,在两个累加器后相连的dff缓冲器有助于消除毛刺的影响,进一步确保系统的稳定性和可靠性。 4仿真及实验 取载波系统时标频率1mhz,调制信号系统时标频率100khz,相位累加器位数8位,两个波形存储器地址位数和数据位数都为8位。用quertus ⅱ 3.0 仿真,见图3;用matlab 6.5仿真见图4;用aedk-eda实验箱下载(其fpag芯片为epf10k10tc144-4),d/a转换及单极性输出电路用isppac20芯片实现,通过tektronix tds3054b示波器观察波形,结果见图5。其中d/a位数为8,测量范围-4-+4v,载波信号峰值1.414v,由图4和图5频率调制解调波形数据可得载波频率为14.2khz,误差-3.06%;调制频偏为480hz,误差-1.69%;调制度为m=10.21%,误差2.1%,调制频率为4.82khz,误差-1.23%。从实验结果可以看出本文提供的设计理论及设计电路的不但正确、可行,并具有良好的性能参数。所有设计、仿真及 ...
可靠性。 4 仿真及实验 取载波系统时标频率1mhz,调制信号系统时标频率100khz,相位累加器位数8位,两个波形存储器地址位数和数据位数都为8位。用quertus ⅱ 3.0 仿真,见图3; 图3 dds调频波仿真图(quertus ii) 用matlab 6.5仿真见图4; 用aedk-eda实验箱下载(其fpag芯片为epf10k10tc144-4),d/a转换及单极性输出电路用isppac20芯片实现,通过tektronix tds3054b示波器观察波形,结果见图5。其中d/a位数为8,测量范围-4-+4v,载波信号峰值1.414v,由图4和图5频率调制解调波形数据可得载波频率为14.2khz,误差-3.06%;调制频偏为480hz,误差-1.69%;调制度为m=10.21%,误差2.1%,调制频率为4.82khz,误差-1.23%。从实验结果可以看出本文提供的设计理论及设计电路的不但正确、可行,并具有良好的性能参数。所有设计、仿真及 ...
出累加相位addb[11..0]作为调频信号查找表的地址,波形数据qb[11..0]经外部dac转换和低通滤波得到调频信号波形。其中,在两个累加器后相连的dff缓冲器有助于消除毛刺的影响,进一步确保系统的稳定性和可靠性。 4仿真及实验 取载波系统时标频率1mhz,调制信号系统时标频率100khz,相位累加器位数8位,两个波形存储器地址位数和数据位数都为8位。用quertus ⅱ 3.0 仿真,见图3;用matlab 6.5仿真见图4;用aedk-eda实验箱下载(其fpag芯片为epf10k10tc144-4),d/a转换及单极性输出电路用isppac20芯片实现,通过tektronix tds3054b示波器观察波形,结果见图5。其中d/a位数为8,测量范围-4-+4v,载波信号峰值1.414v,由图4和图5频率调制解调波形数据可得载波频率为14.2khz,误差-3.06%;调制频偏为480hz,误差-1.69%;调制度为m=10.21%,误差2.1%,调制频率为4.82khz,误差-1.23%。从实验结果可以看出本文提供的设计理论及设计电路的不但正确、可行,并具有良好的性能参数。所有设计、仿真及 ...
ailure: sram load unsucessful), 直至提示“configuration complete”——这应该是表示下载成功吧, 可是片子却无法实现任何功能(连最基本的一个或门都无法实现)——不起任何作用, 我使用tqfp-144的适配座放置epf10k20ti144. 现在有几个问题:① 编译前选择的是epf10k20tc144-3芯片(max+plus ii的器件库中没有epf10k20ti144-4.html">epf10k20ti144-4), 有没有关系?也用epf10k10tc144-4试过, 也是可以下载但无法实现功能. ② &nb ...