| 描述 | IC FLEX 10K FPGA 20K 208-RQFP | LAB/CLB数 | 144 |
|---|---|---|---|
| 逻辑元件/单元数 | 1152 | RAM 位总计 | 12288 |
| 输入/输出数 | 147 | 门数 | 63000 |
| 电源电压 | 4.75 V ~ 5.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 208-BFQFP 裸露焊盘 |
| 供应商设备封装 | 240-RQFP（32x32） | 其它名称 | 544-2207 |
意可编程分频器是用来实现对40mhz时钟信号的任意分频，它实现的分频值由输入的初始值d[width-10]所决定。这里取width=10,则能实现2~1024的分频。也可以根据电路的不同要求，选择不同的width值，实现不同的分频。由于采用altera公司的可编程器件，用ahdl硬件语言描述的分频器代码如下： 在max plus ii软件中进行仿真，设定data[70]的值为5,即为5分频，输出波形even如图3所示。 3 vxi总线接口设计 采用altera公司的flex系列的epf10k20rc208-3的fpga实现寄存器基接口芯片。由于该器件集成度高，可方便地改变逻辑，而且对逻辑设计可事先进行功能模块和定时模拟，因而使得接口设备更轻松，调试更方便。接口电路实现了如下功能：①内部集成了vxi总线所需的寄存器，由地址信号a1~a5为各个寄存器译码分配地址，寄存器类型分别为id寄存器、仪器类型寄存器、状态/控制寄存器、控制寄存器。②数据总线驱动器，其功能为将p1连接器上的16位数据线d0~d15送至模块内部数据总线dbd~db15或反之。可用两个8位三态双向缓冲器组成。用read控制数据传递方向， ...
和term请求终止传输，在第5个数据也是最后一个数据传输完成后，总线交易结束。这两个时序图属于传输最后一个数据并断开连接情形的两种不同情况。仿真波形的分析表明，从设备接口模块符合pci规范的要求。 图3 内存突发读访问的时序仿真波形 图4 内存突发写访问的时序仿真波形 4 结束语 将一个fifo模块连接到pci从设备接口的用户总线组成测试平台，由fifo的状态和控制信号提供同步的ready和term信号。这个测试平台在max+plusii下编译，并下载到pci开发板上一片epf10k20rc208-3芯片中，安装驱动程序后，pci开发板正确识别、工作稳定、读、写数据准确无误；多组数据传输测试，测得数据突发传输率约可达到20 mb·s-1. ...
