EPF10K20TC144-4

转换速度和灵活性还是不能满足日益发展的电子工业的需求。而应用eda(电子设汁自动化)技术及fpga(现场可编程门阵列)，其集成度高、速度快、性能十分可靠、用户可自由编程且编程语言通俗易懂、系统功能扩展非常方便[1]。采用fpga芯片控制通用a/d转换器可使速度、灵活性大大优于由微处理器和通用a/d转换器构成的数字电压表。 1 系统设计原理 本设计利用adc0809作为电压采样端口，fpga作为系统的核心器件，用led(发光二极管)进行数码显示。 采用alterla公司flex10k系列epf10k20tc144-4 芯片fpga作为系统的核心器件，负责adc0809的a/d转换的启动、地址锁存、输入通道选择、数据读取。同时，把读取的8位二进制数据转换成便于输出的3位十进制bcd码送给数码管，以显示当前测量电压值。这些工作由adc0809转换控制模块、数据转换模块、译码模块完成。 2 fpga软件设计及模块仿真 2.1 a/d转换控制模块的软件设计 本模块完成adc0809的初始化、a/d转换的启动、地址锁存、通道选择、状态读取及数据读取、数据锁存等功能。此模块的软件设计主要采用vhdl的多进程状态机 ...

制字为“1000 0000 0000 1000”，即er与li为1；第3节拍使pc加1，控制字中cp为1，其余为0；第4节拍将ir的低4位送至mar，ei与lm为1；第5节拍将rom中的内容送入累加器a中，er与la为1；第6节拍为加法运算，eu与la为1，同时s0-s3选择为加法运算。 2 fpga实现 2.1 总线方式 总线方式是指严格按图1用fpga实现相应结构的微型机。本实验采用上海航虹公司的aedk实验箱，fpga芯片为altera公司的epf10k20tc144-4，软件采用quartusii4.0、max+plusii10.0及synplifypr07.5，程序设计采用vhdl语言。 由图1可知，共有11个子模块，最后用元件例化语句构成总模块。以设计程序计数器模块c-pc及控制模块c_con为例简单做一介绍。 当三态输出信号es选通时，即es=“1”，pc可输出，否则输出为高阻态。数据或地址与总线相关的子模块都需采用三态门。由于采用了三态门，最好用quartusⅱ软件来进行编译，max+plusⅱ有时不 ...

内容送到ir，ir高4位送至con，控制字为“1000 0000 0000 1000”，即er与li为1；第3节拍使pc加1，控制字中cp为1，其余为0；第4节拍将ir的低4位送至mar，ei与lm为1；第5节拍将rom中的内容送入累加器a中，er与la为1；第6节拍为加法运算，eu与la为1，同时s0-s3选择为加法运算。 2 fpga实现 2.1 总线方式 总线方式是指严格按图1用fpga实现相应结构的微型机。本实验采用上海航虹公司的aedk实验箱，fpga芯片为altera公司的epf10k20tc144-4，软件采用quartusii4.0、max+plusii10.0及synplifypr07.5，程序设计采用vhdl语言。 共有11个子模块，最后用元件例化语句构成总模块。以设计程序计数器模块c-pc及控制模块c_con为例简单做一介绍。 当三态输出信号es选通时，即es=“1”，pc可输出，否则输出为高阻态。数据或地址与总线相关的子模块都需采用三态门。由于采用了三态门，最好用quartusⅱ软件来进行编译，max+plusⅱ有时不一定可以通过。 用synp ...

速度要比2fsk输出速度高得多，因此，总线要对fpga数据缓存器是否为空进行查询，当fpga没有完成数据转换时，总线要等下个周期，直到状态返回信号显示fpga内部为空时，总线才可以发送下组数据到fpga。74ls273负责将每路的数据分别进行锁存，4路数据共使用4个。out1d0～d7为第一路8位数据输出，lock0为其控制信号，表示数据的更新。 3 fpga及其外围电路 fpga具有集成度高、设计灵活、易于修改、节省空间、通用性高等优点。本调制器中fpga采用的是altera公司的epf10k20tc144-4器件，该器件具有20 000个典型门，1 153个逻辑单元，144引脚，包括2个全局输入时钟，4个全局输入，86个通用可编程i／o引脚。该芯片采用tqfp封装，芯片面积较小，功耗低，其输入、输出与ttl，与pc104总线电平完全兼容。fpga电路主要实现的功能为：接收数据提取电路发送的分路数据；以总线上的sysclk时钟为基准，通过分频产生受控设备能识别的频率；为每路输出进行2fsk的数字调制，保证信号的连续性；完成本身的fpga电路配置。 fpga配置电路如图3所示。 fp ...