| 描述 | IC MAX 7000 CPLD 128 100-PQFP | 最大延迟时间 tpd(1) | 10.0ns |
|---|---|---|---|
| 电压电源 - 内部 | 4.75 V ~ 5.25 V | 逻辑元件/逻辑块数目 | 8 |
| 宏单元数 | 128 | 门数 | 2500 |
| 输入/输出数 | 84 | 工作温度 | 0°C ~ 70°C |
| 安装类型 | 表面贴装 | 封装/外壳 | 100-BQFP |
| 供应商设备封装 | 100-PQFP（14x20） | 包装 | 托盘 |
| 其它名称 | 544-1209 |
为24c16 芯片，24c16 芯片是 一个8k 低电压串行电可擦除存储器，它使用的三根信号线分别为数据输入线si、数据输出 线so 和时钟信号线sck。s5933 相应的串行引脚为串行地址/数据信号sda、串行时钟信 号scl 和串行非易失性设备信号snv。s5933 与eeprom 的接口如图2.3 所示. 2.5 cpld 的设计 cpld芯片是dsp 和pci 之间能够正常进行数据传输的枢纽。本系统采用 epm712s8qc100-10作为来完成整个系统的逻辑控制的核心芯片。epm7128sqc100-10片内 有128个宏单元，2500个等效门，最大工作频率为l00mhz。它一共有100个引脚，其中包括 两个全局时钟、一个全局复位以及76个1/o接口，完全满足完成系统逻辑控制的需要。 cpld 工作流程如下：接收数据时，c6701 的32 位的并行信号传送到fifo 的输入端。 当fifo 的半满信号有效时，cpld 逻辑控制芯片检查pci 总线控制器amccs5933 是否准 备好。如果准备好，则cpld 控制逻辑向fifo 发出准备好信号，同时使fifo 的读写使能 信号ren 和we ...
