ISO721D

跟踪电压波形，根据特定的跟踪控制算法产生相应的spwm控制信号驱动半桥主电路。假设逆变单元的开关频率为10khz,最小占空比为10％，按照香农定理adc采样频率至少为200khz,在工程应用中一般留有7～10倍余量，所以高速adc的采样频率应该在1mhz左右。max1072为10位单极型串行adc，可以实现1.8mhz采样频率。可见max1072在采样频率和输出精度方面均满足跟踪控制的要求。同时，采用串行adc控制引脚少，占用控制器i／o端口少，所需隔离芯片少，电路结构简单可靠性高。隔离芯片采用iso721d，其传输带宽可达150mhz。 2.2 高速数字隔离型adc实现原理 本论文主要研究高速隔离型adc的实现方案，即图(1)中虚线框内的部分。此部分原理示意图如图(2)所示。图中由fpga产生两路输出信号分别为clk1和sta1。clk1经过隔离芯片输出信号clk作为串行adcmax1072的时钟信号其频率为24mhz。sta1经过隔离芯片输出信号sta作为adc的启动控制信号其频率为1.5mhz。adc的转换结果为data信号，经隔离芯片输出data1信号送回fpga。 ...

跟踪电压波形，根据特定的跟踪控制算法产生相应的spwm控制信号驱动半桥主电路。假设逆变单元的开关频率为10khz,最小占空比为10％，按照香农定理adc采样频率至少为200khz,在工程应用中一般留有7～10倍余量，所以高速adc的采样频率应该在1mhz左右。max1072为10位单极型串行adc，可以实现1.8mhz采样频率。可见max1072在采样频率和输出精度方面均满足跟踪控制的要求。同时，采用串行adc控制引脚少，占用控制器i／o端口少，所需隔离芯片少，电路结构简单可靠性高。隔离芯片采用iso721d，其传输带宽可达150mhz。 2.2 高速数字隔离型adc实现原理 本论文主要研究高速隔离型adc的实现方案，即图(1)中虚线框内的部分。此部分原理示意图如图(2)所示。图中由fpga产生两路输出信号分别为clk1和sta1。clk1经过隔离芯片输出信号clk作为串行adcmax1072的时钟信号其频率为24mhz。sta1经过隔离芯片输出信号sta作为adc的启动控制信号其频率为1.5mhz。adc的转换结果为data信号，经隔离芯片输出data1信号送回fpga。 ...