LM318D

8所示。fpga的八个引脚通过限流电阻与led的a-g、dp引脚相连，由于led消耗电流较大，而fpga的引脚驱动能力不足，因此另外三个片选引脚分别先连接到npn管的基集，npn管的发射集再与led的8、9、12引脚相连，从而提高电流驱动能力。fpga采用动态扫描方式，通过控制片选引脚使数码管轮流显示个位、十位、百位的数字，每一位的持续时间为8ms，但在人眼看来可产生同时显示的效果。 电源模块：光敏三极管偏置电压为9v，fpga需要3.3v与1.5v联合供电，mcu、fpga外接有源晶振、lm318d等均为3.3v供电。系统输入电源采用9v直流供电，因此还需使用电源转换模块降至3.3v与1.5v，如图9所示，选取ti公司的tps76801与tps76733两种低压差稳压器。tps76801是单路可调ldo，最大压降仅为230mv，容限为2%，纹波小，适合为fpga内核供电，通过在out引脚、fb引脚与gnd之间连接不同阻值的电阻，可灵活设置tps76801的输出电压为1.5v，阻值计算公式，式中vref=1.1834v，r24=30.1kω，r23=8kω。tps76733也是单路固定输出l ...

ra的nios ii嵌入式处理器的ip资源可以用于cyclone系列fpga的开发。nios ii系统通过串口与其他rs232设备相连，要遵循rs232c标准中定义的电平规范，不能直接使用fpga i/o端口上的lvttl（一般为3.3v）电平，需要有电平转换芯片来完成从lvttl电平到rs232c电平的转换。电平转换芯片采用了sp3232eca芯片。d/a转换部分电路如图3所示，由ad768芯片结合起缓冲作用的ad811来完成。为了达到最终±10v的输出电压，在ad811的输出端添加了功放芯片lm318d进行电压放大。 3 fpga芯片中nios ii系统硬件部分的构建 fpga芯片总体设计如图4所示。根据所设计的任意波形发生器的要求，在quartus ii的sopc builder中构建nios ii系统。该系统包括以下组件： （1）nios ii标准型内核。不选用硬件乘法器，指令缓存为4kb，选用level 1的调试模式。这种内核约占1 200个le（逻辑单元）。 （2）pio接口。系统中为nios ii处理器共设计了三个pio接口：pio_fkey、pio_pkey、 ...