SA17

由用户定义。 3 pc104与cpld的连接关系 通过cpld，pc104要实现对双端口ram的访问，首先要考虑的是分配给ram的存储地址，因为64 k×16 b的ram需要64 k的偶地址空间，或者说128 k的连续地址空间，工控机1 m以内可由用户使用的自由地址空间往往达不到128 k。所以应将ram安排在1 m地址空间以外访问。此时除了用到用于1 m寻址的地址线sa19~sa0，还要采用1 m外寻址的地址线la23~la17。需要注意的是，pc104的总线上的sa19~sa17与la19~la17是重复的。区别在于sa10~sa0是通过总线地址锁存使能信号bale锁存输出，而la19~la17未经锁存，为保证在对ram访问期内地址信号一直有效，至少应在cpld内将la23~la20进行bale锁存。本文中将ram的地址安排在1 m地址空间外从100000 h开始的64 k偶地址。所有需要用到的pc104信号线都连接到cpld，cpld将sa16~sa1缓冲连接到ram，其余地址线译码产生ram左端口选通信号。pc104与cpld连接的访问逻辑如图2所示。 其 ...

can总线通信选用sja1000 can总线控制器实现，为了适应工业现场恶劣的电磁环境，在sja1000与pc82c250中经过了光隔处理。 2.1 pc104总线与idt7134接口电路 pc104嵌入式计算机为了读取双端口ram idt7134的数据。首先将idt7134映射到pc104嵌入式计算机的存储器空间，使用smemr*、smemw*作为idt7134的oer，r／w控制信号。另外利用cpld epm7128将pc104总线的高3位地址sa19、sa18、sa17译码作为idt7134的片选信号。 2.2 atmega64与idt7134接口电路 处理器atmega64采用的是地址线、数据线分时复用技术，因此需要进行地址锁存。epm7128内使用vhdl硬件描述语言设计了该地址锁存器。atmega64与idt7134接口电路如图3所示。 2.3 cpld epm7128内部逻辑 cpld epm7128在整个设计中主要完成译码，与地址锁存的功能。在quartusⅱ6.0环境下，通过vhdl硬件描述语言，完成上 ...