| 描述 | IC DSP 144-QFP | 接口 | 串行端口 |
|---|---|---|---|
| 时钟速率 | 40MHz | 非易失内存 | 外部 |
| 芯片上RAM | 2.25 kB | 电压 - 输入/输出 | 5.00V |
| 电压 - 核心 | 5.00V | 工作温度 | 0°C ~ 85°C |
| 安装类型 | 表面贴装 | 封装/外壳 | 144-BQFP |
| 供应商设备封装 | 144-QFP（28x28） | 包装 | 管件 |
| 其它名称 | 296-1928296-1928-5 |
而是遵循先入先出的原则输出,在软件处理上要复杂一些。fifo一般价格较贵,且存储量不大。本设计所采用的fifo是nec公司生产的upd42280,其容量为8位256k（实际是262224）字节,数据读写时间为30ns,是一种比较理想的fifo芯片。该芯片内部采用动态ram结构,能够自动刷新,当读写完最后一个存储单元后,又会自动回到第一个存储单元。由于a/d有13条数据线（包括otr位）,所以每路用了两片fifo来接收数据。 3 dsp主处理器及控制电路 主处理器采用的是ti公司生产的tms320c32pcm40。它是一种高性能的32位浮点型数字信号处理器,内部包括通用寄存器组、程序高速缓冲存储器、专用辅助寄存器单元（arau）、两个存储器、两个dma通道。dsp所具有的高存储空间（32位/16m）、多处理器接口、内部及外部产生的等待状态、一个外部接口端口、两个32位定时器、一个串行口以及多重中断结构等,使其应用得到了很大的加强。 为了加快数据流的传输,克服瓶颈问题,dsp内部采用了哈佛总线结构（指令和数据有各自存储空间,寻址或存取数据、指令有各自的传输总线）而不是通用处理器采用的冯诺依曼结构（指 ...
