EP1C6T144C6

些场合，由于专用的dds芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，这时如果用高性能的fpga器件设计符合自己需要的dds电路就是一个很好的解决方法，它的可重配置性结构能方便的实现各种复杂的调制功能，具有很好的实用性和灵活性。 2 dds调频信号发生器框图设计 3 dds调频信号发生器fpga电路设计 图2给出了dds调制信号发生器核心单元的fpga电路设计图。其设计方案采用altera公司的cyclone系列ep1c6t144c6芯片，加法器为12位，调制信号 波形存储器为4096×12bit，载波信号波形存储器为4096×12bit，系统时钟为80mhz；设计性能参数：载波频率可达10mhz（为确保波形不失真，一周期至少取8点），调制频率范围0~100k，调频深度0~10。外部电路输入有调制信号频率控制字kh[11..0]，载波信号频率控制字kc[11..0]，频偏控制字kx[11..0]，调制信号系统时钟tzclk，载波信号系统时钟zbclk。kh[11..0]经累加器a输出累加相位adda[1 ...

抖动很小，输出信号的质量高。然而在某些场合，由于专用的dds芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，这时如果用高性能的fpga器件设计符合自己需要的dds电路就是一个很好的解决方法，它的可重配置性结构能方便的实现各种复杂的调制功能，具有很好的实用性和灵活性。 2dds调频信号发生器框图设计 3 dds调制信号发生器fpga电路设计 图2给出了dds调制信号发生器核心单元的fpga电路设计图。其设计方案采用altera公司的cyclone系列ep1c6t144c6芯片，加法器为12位，调制信号波形存储器为4096×12bit，载波信号波形存储器为4096×12bit，系统时钟为80mhz；设计性能参数：载波频率可达10mhz（为确保波形不失真，一周期至少取8点），调制频率范围0~100k，调频深度0~10。外部电路输入有调制信号频率控制字kh[11..0]，载波信号频率控制字kc[11..0]，频偏控制字kx[11..0]，调制信号系统时钟tzclk，载波信号系统时钟zbclk。kh[11..0]经累加器a输出累加相位adda[11..0]作为调制信号查 ...

场合，由于专用的dds芯片的控制方式是固定的，故在工作方式、频率控制等方面与系统的要求差距很大，这时如果用高性能的fpga器件设计符合自己需要的dds电路就是一个很好的解决方法，它的可重配置性结构能方便的实现各种复杂的调制功能，具有很好的实用性和灵活性。 ２dds调频信号发生器框图设计 3 dds调制信号发生器fpga电路设计 图2给出了dds调制信号发生器核心单元的fpga电路设计图。其设计方案采用altera公司的cyclone系列ep1c6t144c6芯片，加法器为12位，调制信号波形存储器为4096×12bit，载波信号波形存储器为4096×12bit，系统时钟为80mhz；设计性能参数：载波频率可达10mhz（为确保波形不失真，一周期至少取8点），调制频率范围0~100k，调频深度0~10。外部电路输入有调制信号频率控制字kh[11..0]，载波信号频率控制字kc[11..0]，频偏控制字kx[11..0]，调制信号系统时钟tzclk，载波信号系统时钟zbclk。kh[11..0]经累加器a输出累加相位adda[11..0]作为调制信号查 ...