EP1K10TC100-3

rray)和高速的a/d 应用于数据采集系统中, 大大提高了系统的测量精度、数据采集处 理速度、数据传输速度等。本文设计了一种应用ep1k10tc100 fpga 和单片机的数据采集 系统。该系统具有数据采集速度高、功耗低、数据传输方便等优点。 2 设计设计 基于 fpga 的数据采集系统的总体功能模块如下图1 所示。系统有由fpga、串行被动 配置模块、usb 通信模块、电源模块、显示模块、模数转换模块、数模转换模块等几个模 块组成。 主控芯片采用acex1k 系列的ep1k10tc100-3。acex 系列是当今altera cpld 中应 用前景最好的器件系列之一[1,2]，该系列的fpga 由逻辑阵列块lab（logic array block）、 嵌入式阵列块eab（embedded array block）、快速互联以及io 单元构成，每个逻辑阵列块 包含8 个逻辑单元le（logic element）和一个局部互联。每个逻辑单元则由一个4 输入查找 表（lut）、一个可编程触发器、快速进位链、级连链组成，多个lab 和多个eab 则可通过快速通道互相连接[3]。eab 是 ...

数是用cpu或单片机完成的,缺点是控制周期长,速度慢。而利用同步时序状态机来控制a/d采样是一种既简单可靠,又能显著提高采样周期的行之有效的方法。 在quartus ii环境通过vhdl语言按要求设计该状态机并转换为.bsf文件;打开dsp builder建立的quartus ii项目文件fir.qpf及fir.vhd并转换为相应的.bsf文件,由此可以得到对应设计的模块,如图4所示,调用这两个模块建立新的顶层原理图文件,在软件环境里通过时序仿真,指定器件管脚、进行编译、最后下载到实验箱的ep1k10tc100-3器件中。 4 结语 用信号发生器产生所要求的两个不同频率的正弦信号,就可以示波器上看到滤波以后的结果,需要设计不同的滤波电路时,仅修改滤波器模型文件就可以实现。可见在利用fpga进行数字滤波器的开发时,采用dsp builder作为设计工具能快捷、可靠地设计实用滤波系统。 （齐海兵 刘雄飞） 参考文献:[1]. mdl datasheet http://www.dzsc.com/datasheet/mdl_1721936.html.[2]. ep1k1 ...