| 描述 | IC CYCLONE II FPGA 20K 256-FBGA | LAB/CLB数 | 1172 |
|---|---|---|---|
| 逻辑元件/单元数 | 18752 | RAM 位总计 | 239616 |
| 输入/输出数 | 152 | 门数 | - |
| 电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 256-BGA |
| 供应商设备封装 | 256-FBGA（17x17） | 配用 | P0528-ND - BOARD DEV DE1 ALTERA544-1736-ND - CYCLONE II STARTER KIT EP2C20N |
| 其它名称 | 544-1660 |
场店铺、财务室。每个不同的应用领域，需要有不同类型的监控摄像机。传统的监控摄像机图像分辨率低，难以满足一些有特殊要求的应用场合。利用网络来实现对高分辨率高帧率视频图像传输是视频监控系统的一种重要思想。但百兆网传输带宽不足、数据传输速度太慢严重制约了其在监控领域的应用。针对这一问题，本文提出了基于千兆以太网传输视频图像并充分利用了fpga并行处理和sdram高速缓存的优势，提高了视频图像的传输速度。 2 硬件总体设计 硬件总体框架如上图，主控制器fpga选用altera公司高性价比芯片ep2c20f256c6n。系统工作频率为100m。图像传感器的数据首先在fifo里缓冲后暂存于sdram，在网络空闲时将暂存的图像数据经fifo2缓冲后送mac芯片，再发送到网络上。 cmos芯片选用micron technology的mt9p031，在500万像素的满分辨率下最高可输出14帧的图像数据。 sdram选用w982516bh-75，容量为32mbytes,g与fpga内部fifo结合可设计为32mbytes的大容量循环缓存，在图像分辨率为300万像素时可缓存10帧以上图像数据。千兆网接口ma ...
