描述 | IC CYCLONE II FPGA 20K 484-FBGA | LAB/CLB数 | 1172 |
---|---|---|---|
逻辑元件/单元数 | 18752 | RAM 位总计 | 239616 |
输入/输出数 | 315 | 门数 | - |
电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
工作温度 | 0°C ~ 85°C | 封装/外壳 | 484-BGA |
供应商设备封装 | 484-FBGA(23x23) | 配用 | P0528-ND - BOARD DEV DE1 ALTERA544-1736-ND - CYCLONE II STARTER KIT EP2C20N |
其它名称 | 544-1364EP2C20F484C7-ND |
数字音频广播(dab)是继调幅(am)、调频(fm)广播之后的第三代广播。与现行广播相比,dab具有音质好(cd质量)、可实现多媒体及高速移动接收、可加密、发射功率小、覆盖面积大、频谱利用率高、抗干扰能力强等优点。dab传送的业务可以是多种多样的,除了普通的音频节目,它也可以传送任何形式的其它数据,比如文字、静止图像或活动影音。因此,人们也称dab为数字多媒体广播(dmb)。 本文主要介绍了基于pc和cyclone ii ep2c20f484c7的fpag上实现dab发射系统编码器的软硬件设计,设计充分考虑了电路规模和资源利用的要求。本设计最终用于测试dab/dmb接收机。 dab发射系统编码器设计 dab的发射系统主要包括处于节目提供商位置的信源编码器、处于广播台位置的复用器和处于发射位置的cofdm(编码正交频分复用)编码调制器,其中cofdm又可分为信道编码和ofdm调制两部分。dab发射端的编码器主要包括解eti(业务群传输接口)帧模块,信道编码模块,dqpsk调制模块,ofdm调制模块,上变频模块,数字滤波模块、usb接口模块等。其中信道编码模块包括能量扩散、可删除型卷积编码、时间交织 ...
rogrammablechip)的简称,是altera公司提出的一种在可编程逻辑器件上灵活、高效实现soc的解决方案。将处理器、存储器、i/o、lvds、cdr等系统设计模块集成到一枚fpga或者cpld上,构成一种可编程的片上系统。sopc是一种特殊的嵌入式系统:首先它是片上系统soc;其次它是可编程系统,具有灵活的设计方式,可裁剪、扩充、升级,并且具备软硬件在系统可编程的功能。fpga则是sopc的高效设计平台。本系统是在altera公司的de1上实现,fpga采用的是cyclone ii ep2c20f484c7。伴随着nios的发展,altera的sopc概念逐渐为人们所接受,进而又推出了第二代处理器软核nios ii,提高了处理能力、减少了资源占用,并在价格上拥有相当大的优势,进一步推动了sopc的发展。系统模块在sopc中可方便集成为一个系统。系统如图1所示: 在quartus ii下搭建的系统如图2所示: 设计方法与实现步骤: 整个设计采用自顶向下的设计方法,在设计之初我们先描绘出整个设计所涉及的各个部件和功能模块,然后在sopc builder中搭建各硬件模块 ...
数字音频广播(dab)是继调幅(am)、调频(fm)广播之后的第三代广播。与现行广播相比,dab具有音质好(cd质量)、可实现多媒体及高速移动接收、可加密、发射功率小、覆盖面积大、频谱利用率高、抗干扰能力强等优点。dab传送的业务可以是多种多样的,除了普通的音频节目,它也可以传送任何形式的其它数据,比如文字、静止图像或活动影音。因此,人们也称dab为数字多媒体广播(dmb)。 本文主要介绍了基于pc和cyclone ii ep2c20f484c7的fpag上实现dab发射系统编码器的软硬件设计,设计充分考虑了电路规模和资源利用的要求。本设计最终用于测试dab/dmb接收机。 dab发射系统编码器设计 dab的发射系统主要包括处于节目提供商位置的信源编码器、处于广播台位置的复用器和处于发射位置的cofdm(编码正交频分复用)编码调制器,其中cofdm又可分为信道编码和ofdm调制两部分。dab发射端的编码器主要包括解eti(业务群传输接口)帧模块,信道编码模块,dqpsk调制模块,ofdm调制模块,上变频模块,数字滤波模块、usb接口模块等。其中信道编码模块包括能量扩散、可删 ...
rogrammablechip)的简称,是altera公司提出的一种在可编程逻辑器件上灵活、高效实现soc的解决方案。将处理器、存储器、i/o、lvds、cdr等系统设计模块集成到一枚fpga或者cpld上,构成一种可编程的片上系统。sopc是一种特殊的嵌入式系统:首先它是片上系统soc;其次它是可编程系统,具有灵活的设计方式,可裁剪、扩充、升级,并且具备软硬件在系统可编程的功能。fpga则是sopc的高效设计平台。本系统是在altera公司的de1上实现,fpga采用的是cyclone ii ep2c20f484c7。伴随着nios的发展,altera的sopc概念逐渐为人们所接受,进而又推出了第二代处理器软核nios ii,提高了处理能力、减少了资源占用,并在价格上拥有相当大的优势,进一步推动了sopc的发展。系统模块在sopc中可方便集成为一个系统。系统如图1所示: 在quartus ii下搭建的系统如图2所示: 设计方法与实现步骤: 整个设计采用自顶向下的设计方法,在设计之初我们先描绘出整个设计所涉及的各个部件和功能模块,然后在sopc builder中搭建各硬件模块 ...
mhz,输出两位的数字中频信号,频率为1.405 mhz。gsm模块采用siemens公司的tc35,该型号的gsm模块工作在egsm 900 mhz和gsm1 800 mhz频率波段,提供话音和数据传输的无线连接,使用40引脚的零插力连接器作为控制数据、话音信号和电源线的应用接口。其串口通信波特率在300 b/s~115 kb/s之间可选,也可以在1 200 b/s~115 kb/s之间的8种波特率间自动适配。 2.2 创建quartusⅱ工程 创建项目工程名为gps,芯片选型为ep2c20f484c7,并创建一个原理图文件gps.bdf。 2.3 启动sopc builder并配置硬件系统 将生成的niosⅱ标准型cpu应用到系统中,debug level位设为1,系统复位映射到flash中,地址为0x0;异常映射到sram中,地址为0x-20.然后添加自己定制的lcd控制模块lcd_interface.v到niosⅱ系统中。选择rs 232串口作为系统与gps接收模块的接口,在系统构架中添加uawt组件,命名为gps_uart,波特率设为9 600 b/s.并选择dma数据传输 ...