| 描述 | IC CYCLONE II FPGA 33K 484FBGA | LAB/CLB数 | 2076 |
|---|---|---|---|
| 逻辑元件/单元数 | 33216 | RAM 位总计 | 483840 |
| 输入/输出数 | 322 | 门数 | - |
| 电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 484-BGA |
| 供应商设备封装 | 484-FBGA（23x23） | 配用 | P0301-ND - DE2 CALL FOR ACADEMIC PRICING544-1733-ND - PCI KIT W/CYCLONE II EP2C35N |
| 其它名称 | 544-1076EP2C35F484C6ES |
其转换为以度分秒显示的角度值。直接按各个位的权重进行转换，涉及到多次乘法和除法运算，影响整个电路的速度。通过查表可以避开免乘法和除法运算，但是直接查表需要很大的rom空间，这里采用分段查表法，把误差补偿后的数据分成整度数的位r1～r3和带分秒的位r4～r17，其中r4～r17按度分秒分别进行查表，再将查到的整度数和r1～r3查到的整度数做加法运算。这样可以将rom空间减小到原来的大约1／8。 3 仿真验证 现将误差补偿、数据组合、角度转换3个模块进行仿真。仿真是基于altera公司的ep2c35f484c6型fgpa，仿真中建立了3种情况的测试平台，仿真结果如图4所示。 仿真的时钟周期为10 ns，dbl～dbl8为fpga的输入信号，其中dbl为最高位。db的高6位dbl～db6为ad2s82a的输出(p1～p6)，db的其他位db7～dbl8为ad2s80a的输出(ql～q12)，db_outl～db_out17为误差补偿后的数据，再用db_outl～db_outl7去分段查表。图4中deg为度数输出，min为分数输出，sec为秒数输出。 从仿真结果可以看出，当db6(p5)和 ...
