EP2C35F484C7

，读出的数据按照倒位序排列，写入的数据是按照自然顺序储存的。依次类推下去，读出的数据都是按照倒位序排列。同样第二块和第四块存储器的存储地址也具有这样类似的循环规律。因此只有第三块存储器需要用乒乓结构的ram实现，与传统所有存储器都用乒乓结构ram实现相比，节省了3／8的存储单元。设计中用matlab软件直接生成旋转因子，并将其转化为16位有符号定点数写入mif文件。然后用rom直接调用mif文件，将旋转因子预置在rom中。 4 仿真结果 选用altera公司生产的cyclone ⅱ的ep2c35f484c7芯片上进行验证，在quartyusⅱ7．2软件中进行编译和仿真。通过对高基核的优化处理，该设计对逻辑单元消耗量和传统用基-4算法实现相近，仅为4 399，但由于本文采用了高基低基组合的混合基算法，在处理1 024点的离散数列时，处理器所分的级数仅为3级，相对传统的低基数算法，其实现减少了对缓冲存储器块数的需求；并通过对缓冲存储器的优化设计，又比全部用乒乓结构ram实现的传统方法节省了3／8的存储单元，因此占用的存储资源仅为154 048 b。仿真波形如图5所示，该仿真结果和matlab计算结果基 ...

单、软硬件平台适应性强、可靠的传输纠错能力、支持中断信号的传输等特点。鉴于以上原因， 设计一款反射内存卡， 写入一个节点的内存的数据可以通过网络硬件传输到其它所有的节点。 2 硬件设计 反射内存卡系统的总体框图如图1 所示， 主要由5部分组成:fpga、pci 接口、sdram、数据编解码电路、光纤收发电路。 其中，fpga 内部包含sdram控制器和fifo 控制器、编解码控制器、接收fifo、发送fifo、中断fifo及中断控制等。fpga 选用cyclone ii 系列的ep2c35f484c7;pci 选用plx 公司的pci9054，能够提供两个独立的dma 引擎，每个都可以进行读写，在一个dma 读取数据的同时另一个dma 可以写入数据，加快系统工作速度; 编解码芯片选用安捷伦的h d m p -1636a，提供十位的并行io，串行数据传输速率达1062.5mbd，负责数据串并行和并串行转换，以便与光纤收发器内部数据格式进行匹配; 光纤收发器选用安捷伦的hfbr-57l5ap，支持多模光纤，串行传输速率达1.0625gb/s，负责将电信号转化为光信号， 通过光纤向下一节点传输。 ...