EP2C35F672C6N

加硬件资源消耗的情况下完成了对cat的检测，从而大大节省了fpga内部宝贵的逻辑资源。 经过仔细分析对照，笔者发现pat表和cat表有着惊人的相似性，这种相似性给编写硬件语言带来了极大的便利。pat和cat的差别主要在循环字段，其他字段位置字节数都能很好对应。若把对两个表的循环字段的处理分别独立为两个小模块，则剩下的部分就可以很好地将对pat和cat的处理融合到一起，融合到一起的模块只需要给这两个小模块恰当的控制即可。 4 实际测试 本设计采用硬件平台de2开发板，fpga型号ep2c35f672c6n，接口芯片通过de2板gpio接口和fpga相连。测试码流有将卫星信号转换而得的实时码流和人工制作的非实时码流。对于a类情况，采用由亚洲三号卫星频点为4095h的信号转换的实时码流进行测试，如图4所示，从左向右：数码管数值1和3分别表示有一套节目，该套节目里有3个pid，它们是13′h0021，13′h00a0，13′h0050；三个红色led灯亮表示发现pat，pmt和基本音视频包，两个绿色led灯亮表示接收同步及提取分析完psi信息。de2板显示的节目数及pid值跟专业数字卫星接收机显示的结 ...

口，在图中设置好相应项后，依次点击1、2、3 3个按钮，逐项执行vhdl文件转换、综合、适配，即可将。mdl文件转换为.vhd文件。同时，在工作目录生成的文件中有tb_qpsk.tcl和tb_qpsk.v文件.tb_qpsk.v文件是在quartusii中要用到的工程文件，tb_qpsk.tcl文件是要在modesim进行rtl级仿真用到的测试代码。仿真完成后，在quartusii中指定器件管脚、进行编译、下载。最后进行硬件的下载，连接好fpga开发板即可。本文采用的硬件是cyclone系列芯片ep2c35f672c6n。图4是在quartusii中qpsk的已调波形，与仿真波形基本一致。由图可以看出，有4个相位跳变点，正确地反映了qpsk调制的特点。 图4 qpsk的已调波形 4 结论 本文利用了现代dsp技术的功能，在simulink的环境下实现了qpsk的建模，给出了具体模型，从而避免了vhdl程序的编制，缩短了周期，提高了效率。采用该法，极大地提高了电子系统设计的灵活性和通用性。仿真结果和硬件实现都验证了该方案的正确性。 参考文献:[1]. mdl datasheet http:// ...