| 描述 | IC CYCLONE II FPGA 70K 672-FBGA | LAB/CLB数 | 4276 |
|---|---|---|---|
| 逻辑元件/单元数 | 68416 | RAM 位总计 | 1152000 |
| 输入/输出数 | 422 | 门数 | - |
| 电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 672-BBGA |
| 供应商设备封装 | 672-BGA（27x27） | 配用 | P0304-ND - DE2-70 CALL FOR ACADEMIC PRICING544-1703-ND - VIDEO KIT W/CYCLONE II EP2C70N544-1699-ND - DSP KIT W/CYCLONE II EPS2C70N |
| 其它名称 | 544-1451 |
器加1； （2）如果计数器还没有计数到n2，e（k）小于预置门限，则计数器清0； （3）如果计数器计数到n2，则表明pll环失锁，此时切换到fll环，pllwork清0，计数器清0。 图5为双环自动切换载波跟踪的matlab仿真结果。初始频差50 hz，频率变化率100 hz/s。图中的折线为切换指示信号。由图可见切换前fll工作，环路快速收敛；切换后pll工作，环路进入高精度跟踪状态。 2 fpga数字实现 实现选用的是altera公司cyclone ii系列fpga芯片ep2c70f672c7。为简化硬件设计，fll和pll可以共用同一个环路，见图6。载波跟踪模块主要由乘法器﹑加法器、寄存器等组成。 在设计时需要重点考虑以下两点： （1）节省芯片资源。乘法是最耗费芯片资源的数学运算。一路信号载波跟踪需要9个18×18的乘法器，则12路共需要108个18×18个乘法器，而ep2c70中一共才有150个18×18的乘法器；另外pn码的捕获跟踪和下变频还需要乘法器，显然乘法器的资源不够用。 设计思想是：用一个比载波跟踪模块输入数据时钟高得多的时钟（如32倍频）去控制模块中的乘 ...
