| 描述 | IC CYCLONE II FPGA 70K 672-FBGA | LAB/CLB数 | 4276 |
|---|---|---|---|
| 逻辑元件/单元数 | 68416 | RAM 位总计 | 1152000 |
| 输入/输出数 | 422 | 门数 | - |
| 电源电压 | 1.15 V ~ 1.25 V | 安装类型 | 表面贴装 |
| 工作温度 | 0°C ~ 85°C | 封装/外壳 | 672-BBGA |
| 供应商设备封装 | 672-BGA（27x27） | 配用 | P0304-ND - DE2-70 CALL FOR ACADEMIC PRICING544-1703-ND - VIDEO KIT W/CYCLONE II EP2C70N544-1699-ND - DSP KIT W/CYCLONE II EPS2C70N |
| 其它名称 | 544-1688 |
数据。等时接收dma控制器可以在每个周期，从每个上下文接收数据。但是每个上下文既可以从唯一的等时信道接收数据，也可以从多个等时信道接收数据。 2 硬件结构 以fpga内嵌的niosii处理器为开发平台，控制实现数据的双向传输。其硬件结构框图如图1所示。主要由niosii系统模块、spi口的数据输入输出模块、1394套片模块、sram模块、串口（uart）通信模块、电源管理模块、epcs模块和flash模块组成。其中，fpga芯片为主控芯片，选择ahera公司cyclone ii系列的ep2c70f672c8n；flash芯片用于存储niosii嵌入式处理器的代码和数据，fpga上电后从中读取；sram芯片一个用于对外部大量视频数据进行缓存，另一个作为c代码的运行空间。串口主要用以产生异步数据，外部视频数据则主要通过spi口进行等时传输。 图1 系统的硬件结构框图 3 软件工作流程 在niosii ide集成环境下，根据1394 ohci协议，使niosii处理器实现对总线的初始化，以及管理，并通过dma方式实现等时和异步数据传输。其中等时数据传输仅考虑将外部视频数据打包发送到主机， ...
