EP2S30F672C5

ataclk）、场同步（vs0ut）和行同步（hsout）信号给fpga，dsp通过i c总线对tvp70025i内部寄存器进行初始化设置，并启动模数转换过程。 图2 tvp70025i硬件连接 2.1.2 机载端dsp+fpga处理器 机载端处理部分主要完成数字视频信号获取、视频压缩编码和遥控遥测接口功能，考虑到dsp强大的数字信号处理能力和fpga 的大规模逻辑设计能力，系统采用fpga+dsp的硬件架构。 fpga 选用altera 公司stratixii 系列芯片ep2s30f672c5，该芯片有丰富的逻辑资源和嵌人式存储器，支持lvttl、lvds等接口电平标准。主要功能设计如图3所示。 图3 fpga功能设计 包括以下3个方面： 1）数字视频获取 fpga通过tvp70025i输出的场同步和行同步信号判断一场和一行视频的起始，接收原始视频数据（y／cb／cr）并存人fpga 内部开辟的fifo之中，考虑到数据传输的高效性，需缓存若干行图像并一次性传递至dsp，由于fpga内部存储器有限，故外挂sram 作为数据缓冲。 2）dsp与fpga间数据 ...

带宽和峰均比。预失真处理完毕后的数字信号通过一片双通道14位d／a转换芯片转换成模拟信号，上变频后送入功放；要达到预失真器自适应的效果，fpga芯片还需要一路能反映功放非线性特性的反馈信号，为此，我们从功放的输出信号中耦合一部分出来，用收信机(rx)做下变频，通过a／d转换芯片转换成数字信号送入fpga。由于大部分信号发生器都可以将模拟低频i、q信号调制到高频，在验证过程中用它做上变频器可以省掉一台发信机，简化了系统。 整个验证平台中，fpga芯片使用的是altera公司的ep2s30f672c5。此芯片内含约137×104bit存储空间，3×104多个逻辑单元，64个18位乘法器，内部时钟最高可达550 mhz，大多数算法都可以在其中实现。a／d转换芯片可以达到采样速率65 msps(百万次采样每秒)、信噪比74 db和sndr 83db，完全能够满足多载波wcdma和cdma2000信号的采样要求。整个平台如图3所示。模拟基带信号上变频由agilent公司的信号发生器esg4432完成。 2 数字预失真仿真与测试结果对比 从图1中可以看到，地址产生模块和复数乘 ...