| 描述 | IC MAX 7000 CPLD 128 84-PLCC | 最大延迟时间 tpd(1) | 7.5ns |
|---|---|---|---|
| 电压电源 - 内部 | 4.75 V ~ 5.25 V | 逻辑元件/逻辑块数目 | 8 |
| 宏单元数 | 128 | 门数 | 2500 |
| 输入/输出数 | 68 | 工作温度 | 0°C ~ 70°C |
| 安装类型 | 表面贴装 | 封装/外壳 | 84-LCC（J 形引线） |
| 供应商设备封装 | 84-PLCC（29.31x29.31） | 包装 | 管件 |
| 其它名称 | 544-2325-5 |
摘要：本论文主要讨论和仿真了基于cpld的psk系统单元设计，在阐述调制解调系统的基本原理与设计方法的同时，又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。作者以vhdl作为设计的硬件描述语言，在altera公司的maxplus2开发平台上进行了程序设计及波形仿真。“自顶向下”是本设计的主要特色，所有程序都通过了以epm7128slc84-7作为主芯片的cpld实验开发板的硬件调试。 关键词：调制解调、cpld、vhdl 1 引言 现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向[5]。从模拟调制到数字调制，从二进制发展到多进制调制，虽然调制方式多种多样，但都是朝着使通信系统更高速、更可靠的方向发展。一个系统的通信质量，很大程度上依赖于所采用的调制方式。因此，对调制方式的研究，将直接决定着通信系统质量的好坏[1]。 复杂可编程逻辑器件（cpld）结合了专用集成电路和dsp的优势，既具有很高的处理速度，又具有一定的灵活性。因此，基于cpld的数字调制系统的研究具有重要的实际意义。本文论述了如何用 ...
图4-5 绝对码-相对码转换模块的vhdl模型方框图 由此，可得到绝对码—相对码转换模块的vhdl模型方框图，如图4-5所示。图中的计数器与图4-3中的计数器相同，异或门与寄存器共同完成绝/相变换功能。 相对码—绝对码转换模块与此类似，此处就不加以论述。 5 系统调试总结 本课题研究并追踪了通信领域和eda设计领域的两项关键技术——调制解调技术和可编程逻辑技术，所有设计工作都是在一块cpld实验开发板上完成的，选用了altera公司型号为epm7128slc84-7作为主芯片的。其中输入信号由单片机提供，经过cpld处理后，输出信号的波形可通过示波器观察[6]。但由于调制系统与解调系统的测试是分开进行的，这样势必有不直观性，并且未能考虑到实际 系统中的不定因素。而以上这些，是本设计将来要进一步改善与发展的地方。 （沈琰 李龙江） 来源:零八我的爱 ...
